数字（鉴相）环失锁现象及解决办法<八一无线>

数字（鉴相）环失锁现象及解决办法
【摘  要】 通过比较正弦鉴相器与数字鉴相器特性，本文指出锁相环设计者选用数字鉴相器存在的问题，并分析了其失锁原理，最后提出解决办法。
【关键词】  锁相环  鉴频鉴相器  失锁  牵引
一、 前言
传统的正弦鉴相器（P。D）相对来说比较笨重，数字器件广泛使用之后，在锁相环路中亦多采用数字鉴相器，它小巧（可以表面贴装）可靠，而且经济方便, 所以传统的正弦鉴相器日渐少用，在许多无线电设备中为求电路简洁高效，经常使用含有“数字鉴相器”的“组合式锁相环”（见图四）这种锁相环的特点是VCO频率fo不直接送至鉴相器，而是先将fo与第二基频fi2混频，取其差频fR经N分频后再送鉴相器与第一基频fi1进行相位比较，这就产生了一个问题，两个互为镜相的频率（fi2+fR =fo和fi2-fR= fo#）都可能产生同样差频fR，在初始值或大跨度切换（如110Mhz跳到 455KHz）频率时，（当N改变时VCO fo不会瞬变）压控震荡频率很可能超过镜相频率fo#，这对于正弦鉴相器来说（只检相差）对频差 不敏感，不会造成麻烦，而对“数字鉴相器”则不尽然，因为许多“数字鉴相器”实质上是为“鉴频- 鉴相器”，存在频差时以“鉴频”方式工作，而且不能识别是否镜相频率，把已经“超出”镜相频率Fo#的VCO震荡误判为“低于”Fo，于是它随即改变误差电压驱使VCO频率进一步超出镜相频率fo#，如此恶性循环 而形成逆牵性失锁，整个电路工作瘫痪，对此，PLL设计者宜慎审电路 防此一患（这种故障在整机出厂检测中常不出现，而在不同的时间、不同的工作环境中个别元件工作点发生微小变化后突然显露出来），今将逆牵性失锁形成机制和消除方法剖叙如下：
二、两种鉴相器的特性
A. 正弦监相器（P。D）将压控震荡器（ＶＣＯ）输出频率fo的相位qo与基准频率fi的相位qi进行比较，输出随相位差qe变化的误差电压Ue，正弦鉴相器不能识别频率差，它的输出电压Ue随相位差qe作正弦变化,经LPF滤除高频成分，输出控制电压UF用来控制ＶＣＯ，（即VCO的震荡频率是随UF变化的）见（1）及（2）式：
UF =KP Sin（qi-qo）=KP Sinqe          （1）
fo（t）=fom+Kvco UF（t）        （2）
qe的变化范围不会超出３６０度，故控制电压UF是以２兀为周期的曲线函数，见（图二）
。。
B．鉴频—鉴相器的扑捉带非常宽（见图三），当两个输入信号频率不相等时，它以 鉴频器方式 进行频率牵引，等震荡频率进入 相位锁定区{即相差<2兀，而频差<1 }后，它才自动转换为鉴频器工作方式，所以它能在整个频带内进行快扑，并迅速锁定.（图三中横轴分两个不同性质的区域，中部一小段
+/-2兀为鉴相区，表示相位差qe =qi-qo，这个区域外部，为鉴频区，表示频率差fe= fi- fo）。
三，组合式锁相环的逆牵性失锁：在实际的电路中，往往要求较多而且可以调节和调制的信号，故需要较为复杂的环路，来完成频率的加，减，乘，除；
例如，为使输出频率可调，并尽量避免结构的复杂化，组合式锁相环得到了广泛应用，它以非常简洁的电路，获得很宽的频率覆盖（百兆赫以上）和非常小的频率间隔（10Hz,1Hz ），而且它的输出频率有着极高的精度和稳定度。这种环路的一个显著特点是，它有两个基准信号，见图四：
（3-1）组合式锁相环构成及工作特性：它由鉴相器（PD），低通滤波器（LPF），压控震荡器（VCO），混频器（M-），带通滤波器（BPF），分频器（1/N）组成，其工作原理如
图（四）所示，它通过锁相环进行频率的四则运算，方便灵活。。。的获取所需频率；fi1, fi2为本机晶震频率（或其分频，倍频频率），作为基准信号；压控震荡器VCO的输出信号 fo 和第二基准信号fi2 在混频器中混频，然后经带通滤波器取出它们的差频 +|fo-fi2|=fR，再经N分频器分频后，才送鉴频器与第一基准信号fi1进行相位比较（不再是fo直接与fi1比较），输出一个与其相位差qE或频率差fE（= fi1- fR）成正比的误差电压Ue，由低通滤波器滤除高频和噪声成分，得到UF送压控震荡器，控制VCO震荡频率fo；环路处于锁定状态时：fR/N=fi1；改变分频系数N，则可改变输出频率 ：
频率误差   fE= fi1-fR
其中差频   fR = fo -fi2                       （3）     fo = fi2+Nfi1
为讨论方便暂设分频系数N=1则：
fo =fi2+fi1                        （4）
（3-2）在组合式锁相环路中的扑捉特性，
在组合式锁相环中，由于VCO频率fo不直接送鉴相器，而是先经混频器与第二基频fi2混合，取出差频，再经1/N分频后才送鉴频器进行比较，所以fE =fi1-fR /N（而不是fi1- fo，当fo=fi2时fR=0 fE =fi1，为最大或极大值）如果用正弦鉴相器，它不能识别频差，只能区分相差，故鉴相器的输出电压Ue、频率跟踪和扑捉过程，与基本锁相环相似，但是在组合式锁相环中，使用的是鉴相-鉴频器，有时则可能出现差错，现分析于下：
由（3）式可知 频率fR 的数值是fo和fi2之差，如果在设计时令：
----          fo > fi2       （当然也可令fo < fi2） （5）
即 (3)式成立，fR跟随fo增减，当由于某种原因（如切换频率或干扰造成fo的频率起伏、波动）fo产生一增量+dfo时，随之产生+dfR， 通过鉴相-鉴频器后，产生电压增量dUe，迫使VCO振荡频率回到fo； 反之，如果由于某种原因，误将fo频率跌至fi2以下，即
fO#< fi2                 (5#)
那么差频fR变为fR#=fi2-fo          (3#) （注意fo与fi2已换位）
fO#=fi2-fi1                         (4#)  （不稳定,见图五。）
在 图五（a）中，横轴表示带通滤波器的输出差频fR，纵轴为频率误差fE；在横轴上部，当fR小于fi1时L P F输出的UF，驱使fo下降，fE 增大，反之当fR大于fi1时，UF驱使fE减小，（直至锁定）；在横轴下部，完全相反。而（b）图横轴表示误差fE（注意与 fi1作相位比较的是fR /N而非fo），纵轴为V C O的震荡频率fo;
在两图横轴上部VCO振荡频率fo大于第二基频fi2
fo > fi2，                  （5）
所以           fR=fo-fi2     [fR与fo成正比]      （3）
成立，若V C O初始频率fo高于锁定点Fo 时（不管高出多少）fR大于fi1，  通过P D及LPF输出一个较低的UF，驱使V C O频率fo降低，（fR随之降低，），fo沿曲逐步线靠近和进入锁定区，P D转变为鉴相器，使fo最终达到FO点而锁定；反之，如果VCO初始频率fo低于FO时，控制电压UF则会升高，驱使VCO频率fo升高，（误差fE渐渐降低，fo升速加
快），fo加速达到FO点而锁定，。
在横轴的下部VCO振荡频率fo小于第二基频fi2 （与设计初衷矛盾）
fo = fO# < fi2                 (5#)
所以            fR# = fi2- fO#    [fR#与fO#反比]   ，(3#)       若V C O初始频率fO#高于FO#时，{锁定点FO#= fi2-fi1是一个 非稳定平衡点 (镜象频率) fR#< FR#（=fi1）} UF 升高驱使VCO频率fO#升高[fR#随之降低，频率误差。。。。。fE (=fi1- fR) 升高，fo加速上升]，越过fi2最终达到FO点而锁定。可是，一旦出现fo#低于FO#的情况，fR#反而偏高，fR# > FR#（hfi1），于是fR#和fi1二者在P D内进行比较之后，控制电压UF进一步降低，V C O频率fO#也进一步被压低，fR#继续抬高，并和fi1再次进行比较，UF和fO#再次下降，如此周而复始，VCO频率fO#连续被逆向牵引，造成恶性循环，直至UF或V C O频率到达极限值，无法稳定和锁定，失锁持续。
总  之，满足（5）式时环路一定能快速扑获和锁定；满足（5#）式时环路只有在fO#>FO#时，才能扑获和锁定。所以设计锁相环，使用数字鉴相器时，应该考虑频率的逆向牵引问题是保证“fO#>FO#（=fi2-Nfi1）”处处成立。
四、解决办法
为防止鉴频—鉴相器造成PLL产生逆向牵引，方法之一，是对UF进行嵌位，使其不能超过某一极限值.二，是适当限制V C O 的频带. 三，在使用中以小跨度连续操作代替大跨度切换（如欲将50MHz切换到455KHz，可先将50MHz切换至10MHz、1MHz再到455KHz）也能避免逆牵失锁的发生。
ZipCode：330100                 E-mail：  dy70zhang@hotmail.com    Tel：86-791-3758495
审稿附图